ARM64

포스트: 14|조회수: 0|ARTIFACT

Posts

14 posts

ARM64(Aarch64) - Special Register 설정(Trace32)

Guillermo Austin Kim|2017년 12월 24일

AArch64 64비트 아키텍쳐에서 설정해야 할 Special Register에 대해서 잠깐 살펴볼께요.우선 커널이 구동될 때의 Exception Level이 1이니까 EL1 모드만 점검하죠. TTBR1_EL1약자는 Translation Table Base Register인데, 가상주소와 물리주소를 변환할 때 쓰이죠. Trace32로 이 레지스터를 설정하고 싶으면 아래 커맨드를 써야 하지오.Data.Set SPR:0x30201 %Quad 0x82ba1000 // TTBR1_EL1 TCR_EL1Translation Control Register의 약자인데 Stage 1 가상 주소 Translation 시 필요한 Translation 베이스 레지스터 정보를포함하고 있어요.Trace32로 이 레지스터를

SPECIALREGISTER(1)ARM64(14)AARCH64(6)TRACE32(30)TTBR1_EL1(1)

ARM64 - 각 익셉션(Exception) 레벨 소개

Guillermo Austin Kim|2017년 12월 23일

64비트의 ARM 아키텍쳐(ARMv8)의 익셉션 레벨에 대해 간단히 살펴보고자 합니다. 각 Exception Level(EL) 특징을 간단하게 적을께요.1> EL0 -> EL1 -> EL2 -> EL3로 갈수록 execution privilege가 증가해요. 볼 수 있는 코드나 파일에 대한 Permission이 더 있다는 거죠. 2> EL0는 유일한 unprivileged 특성을 가져요.3> EL2는 Non-secure 모드에서 가상화를 구현하기 위해서 사용되곤 하는데 자주 쓰지는 않아요.4> EL3는 secure 와 Non-secure 모드 전환을 위해서 사용되죠.5> ARMv8에서 EL0, EL1은 필수 구현 사항이며 나머지는 Option이에요.즉 ARMv8을

EXCEPTION(30)EL(2)EXCEPTIONLEVEL(1)ARM64(14)LINUX(487)

Back to Items View All Items