RISC-V

인텔 및 ARM 설계대안ARM과 인텔x86이 만든 두 개의 프로세서 디자인은 현재 최고로 유지됩니다. 두 회사 모두 엄청난 규모로 운영되지만 비즈니스 모델은 근본적으로 다릅니다.인텔은 자체 칩을 설계하고 제조하는 반면 ARM은 퀄컴과 삼성과 같은 타사 디자이너에게 디자인을 라이선스하여 자체 적인 향상된 기능을 추가합니다. 삼성은 자체 프로세서를 조작 할 수있는 인프라를 가지고 있지만, 퀄컴은 이 중요한 작업을 제 3 자에게 아웃소싱합니다.ARM의 경우, 이것은 또한 종종 라이센스가 칩의 디자인의 측면을 비공개로 유지하기 위해 설계된 기밀 유지 계약에 서명해야합니다. 전체 비즈니스 모델이 제조를 중심으로 한 것이 아니라 지적 재산권을 중심으로 형성되어 있다는 점을 고려하면 놀라운 일이 아닙니다.한편, 인텔

이번 포스트에서는 RISC-V 툴체인을 설치해 리눅스 커널을 빌드하는 방법을 소개합니다. 먼저 RISC-V 툴체인을 설치하는 명령어를 입력합시다. RISC-V 툴체인 소스를 내려받기 다음 명령어를 입력해 RISC-V 툴체인 소스를 내려받습니다. $ git clone --recursive 아래는 리눅스 터미널에서 위 명령어를 실행한 후 출력 결과입니다. 소스를 내려받는데 1시간 정도 걸리네요. austindh.kim:~/src/risc-v_toolchain$ git clone --recursive into 'riscv-gnu-toolchain'...remote: Enumerating objects: 21, done.remote: Counting objects: 100% (21/21), done.re

이번 시간에는 RISC-V 기반 리눅스 커널에 구현된 익셉션 벡터 테이블과 익셉션 벡터 핸들러를 분석하겠습니다. 익셉션 벡터 핸들러를 호출하는 코드 확인하기 다음은 익셉션 벡터 핸들러의 구현부입니다. RISCV_PTR do_trap_insn_misaligned RISCV_PTR do_trap_insn_fault RISCV_PTR do_trap_insn_illegal RISCV_PTR do_trap_break RISCV_PTR do_trap_load_misaligned RISCV_PTR do_trap_load_fault RISCV_PTR do_trap_store_misaligned RISCV_PTR do_trap_store_fault RISCV_PTR do_trap_ecall_u /* system cal